文章目录
-
基础控制位
-
分页模式
- 分页内存的转化过程
- 4级分页(PML4T)
-
4级分页模式下各级页表项位功能
* CR3寄存器:
* PML4TE
* PDPTE
* PDE
* PTE
* 4级分页模式下不同规格的物理页寻址过程 -
4KB分页寻址
* 2MB分页寻址
* 1GB分页寻址- 48位虚拟地址空间划分
-
4 KiB pages
* 2 MiB pages
* 1 GiB pages -
开始干活
-
建立页表索引
- 计算线性地址所对应的页表索引
- 抽象出页表项结构
- 建立页面结构
- 定义页表
-
下一步要做什么
基础控制位
基础控制位是用于控制内存分页行为，主要为以下寄存器
- CR0寄存器： CR0寄存器的WP（第16位）和PG位(第31位)
- CR4寄存器： CR0寄存器的PSE(第4位),PAE(第5位),PGE(第7位),PCIDE(第17位),SMEP(第20位),SMAP(第21位),PKE(第22位),CET(第23位)标志位
- MSR寄存器： IA32_EFER MSR寄存器LME(第8位)和NXE(第11位)标志位
- EFLAGS寄存器：EFLAGS寄存器的AC(第18位)标志位
程序可以通过设置CR0的PG位(以后表示为CR0.PG)来开启分页，在开启分页之前程序应该保证CR3寄存器所包含有效的物理地址
分页模式
如果CR0.PG=0则表示未启用分页模式，逻辑处理器将线性地址当做物理地址对待，CR4.PAE，IA32_EFER.LME，CR0.WP,CR4.PSE,CR4.PGE,CR4.SMEP
CR4.SMAP,IA32_EFER.NXE等标志位将会被忽视
如果CR0.PE=1（开启保护模式）并且CR0.PG=1时则表示启用分页模式，如果分页已经启用，可以使用3种分页模式，其中CR4.PAE和IA32_EFER.LME两个标志位
将决定启用的分页模式
- 如果CR0.PG=1并且CR4.PAE=0,则表示启用32位分页模式
- 如果CR0.PG=1,CR4.PAE=1,并且IA32_EFER.LME=0则启用PAE分页模式
- 如果CR0.PG=1,CR4.PAE=1,并且IA32_EFER.LME=1则启用4级分页模式,4级分页模式只能用于支持64位架构的处理器
3种分页模式的不同之处体现在:
- 线性地址宽度，可被用于转换的线性地址大小
- 物理地址宽度，可以被用于分页的物理地址大小
- 页大小，线性地址被映射的粒度，将同一页面上的线性地址转化为同一页面上对应的物理地址
- 提供禁用执行权限功能，有些分页模式可以防止程序从其他只读页面中获取执行指令
- 支持PCID(进程上下文标识符，4级分页)， 该功能可以使逻辑处理器可以缓存多个线性地址空间的信息，当程序在不同的线性地址之前切换时处理器可以保留缓存信息
- 支持保护锁(protection keys,4级分页)，该功能可以为每个线性地址相关联的保护锁，程序可以使用新的控制寄存器来确定如何访问与保护锁关联的线性地址
以下是不同分页模式属性
未分页
0
N/A
N/A
32
32
N/A
NO
NO
32位分页模式
1
0
0
32
上限为40位(2^40B)
4KB,4MB
NO
NO
PAE分页模式
1
1
0
32
上限为52位(2^52B)
4KB,2MB
Yes
NO
4级分页
1
1
1
48
上限为52位(2^52B)
4KB,2MB,1GB
Yes
Yes
注意：
MAXPHYADDR获取物理地址宽度
4级分页功能只能用于IA-32模式
分页模式转换图
所以如果我们从未分页模式转为4级分页模式顺序如下
注意：
- 在64位模式下使用canonical会产生一般保护异常(#GP);处理器不会尝试使用4级分页来转换non-canonical地址。
- 当CR4.PAE=0且IA32_EFER.LME=1时，无法启用分页(通过将CR0.PG设置为1),如果将MOV指令修改CR0会导致一般保护异常(#GP)。
- 当启用4级分页(CR0.PG=1和IA32_EFER.LME=1)时，无法复位CR4.PAE，如果将MOV指令修改CR4会导致一般保护异常(#GP)。
- 无论当前使用哪种分页模式，都可以通过MOV指令复位CR0.1的CR0.PG来禁用分页
- 程序可以使用MOV指令置位/复位CR4.PAE在32位分页个PAE分页模式切换
- 4级分页模式不能直接转换到其他2种分页模式，必须复位CR0.PG位后清除CR4.PAE位和IA32_EFER.LME位之后重新置位CR0.PG位重新开启分页
分页内存的转化过程
每个分页结构大小为4096字节，并且包含单独的项，在32位分页中每一个项为32位(4字节)因此总共包含1024个项，在PAE分页模式和4级分页模式中每一个项为4位(8字节)因此总共包含512个项，PAE分页有一个特例是一个为32字节的分页结构，其中包含4个64位项处理器会使用线性地址的高位来标识分页结构的项，这些项的最后一个标识符用于将线性地址转换为物理地址所在的区域称为页帧，线性地址的低位用于标识线性地址转换后的特定地址称为页偏移
每个项包含一个物理地址，该地址可以是另一个分页结构的地址或者是页帧地址，如果一个项包含另一个分页结构的地址那么我们称为该项引用其他分页结构,如果一个项包含的是页帧，那么我们称为该项映射到页面
我们以IA-32e中的4级分页模式(4kb)来说明转换过程
通过CR3寄存器获取到第一个分页结构的地址，该分页结构包含512个项，然后将线性地址的[47:39]位(共9位)作为分页结构的索引来获取分页结构中的其中一个项，通过该项找到所引用的第二个分页结构，将线性地址的[38:30]位(共9位)作为第二个分页结构的索引在获取第二个分页结构中的其中一项，以此类推[29:21]作为第三个分页结构的项索引，然后[20:12]作为第4个页表结构的索引，该索引出的项为物理页面的起始地址，最后的[11:0]作为页偏移来定位物理地址，以上过程表示如下
下表为不同分页模式的分页结构(PML4表示Page Map Level 4,4级页表)
因此如果我们要搞清楚分页内存，需要掌握这个东西(以PML4T为例)
可以将页表当做一个数组，那么每一项就是这个数组的每一个元素
- 4级页表: 页表对应上表中的PML4T(Page Map Level 4 Table),基地址由CR3提供，线性地址的47-39位用于索引
- 页表项： 对应上表中的PML4E(Page Map Level Entry),每一项为提供了下一级页表的基地址
- 页表目录指针: 对应上表中的PDPT(Page Directory Pointer Table) 基地址由PML4E提供,如果开启1GB分页，则线性地址的38-30位作为物理页的基地址，线性地址的29-0位作为物理页内偏移，如果开启2MB或4kb分页则线性地址的38-30位作为索引
- 页表目录项: 对应上表中的PDPTE(Page Directory Pointer Table Entry) 如果开启1GB分页，该项会映射到对应的1GB物理页面，如果开启2MB或4KB提供了下一级页表的基地址
- 页目录: 对应上表中的PD(Page Directory) 基地址由PDPTE提供，如果开启了2MB分页，则线性地址的29-21位作为物理页的基地址，线性地址的20-0位作为物理页内偏移，如果开启4KB分页，则线性地址的29-21位作为索引
- 页目录项: 对应上表中的PDE(Page Directory Entry)，如果开启2MB分页，该项会映射到对应的2MB物理页的基地址，如果开启4KB分页则提供了下一级页表基地址
- 页表: 对应上表中的PT(Page Table) 基地址由PDE提供，线性地址的第20-12位提供了4KB物理页面的基地址
- 页表项: 对应上表中的PTE(Page Table Entry) 该项会映射到4KB物理页面的基地址，线性地址的第11-0项作为物理页内偏移
4级分页(PML4T)
当同时置位CR0.PG,CR4.PAE,IA32_EFER.LME便可开启4页分页模式，在4级分页中可以将Canonical型地址映射到52位物理地址空间(由处理器的最高物理可寻址位宽MAXPHYADDR决定)，可以在IA-32e模式下可寻址4PB的物理地址空间，以及256TB的线性地址空间
4级分页模式下各级页表项位功能
CR3寄存器:
- PTW: 页级直写模式(Page-level Write-through)
- PCD: 页级缓存禁用(Page-level Cache Disable)
PML4TE
- Present(第0位): 如果要引用PDPT必须置位
- R/W: 读/写(Read/Write),如果为0，则不允许对该项控制的512GB区域进行写操作
- U/S: 用户/内核(User/supervisor)如果为0，则不允许用户模式访问此项控制的512GB区域
- PTW: 页级直写模式(Page-level Write-through)
- PCD: 页级缓存禁用(Page-level Cache Disable)
- A: 已访问(Access)； 指示此项是否已用于线性地址转换
PDPTE
-
Present(第0位): 如果要引用PDT必须置位
-
R/W: 读/写(Read/Write);如果为0，则不允许对该项控制的1GB区域进行写操作
-
U/S: 用户/内核(User/supervisor);如果为0，则不允许用户模式访问此项控制的512GB区域
-
PTW: 页级直写模式(Page-level Write-through)
-
PCD: 页级缓存禁用(Page-level Cache Disable)
-
A: 已访问(Access)； 指示此项是否已用于线性地址转换
-
PS(第7位)： 页大小(PageSize ); 必须置1否则表示应用下级的页结构
-
XD: 如果IA32_EFER.NXE = 1，则禁用代码执行(如果为1，则不允许从此项所控制的1GB页面中提取指令，否则必须为0)
-
Present(第0位): 如果要映射1GB页面必须置位
-
R/W: 读/写(Read/Write);如果为0，则不允许对该项所控制的1GB区域进行写操作
-
U/S: 用户/内核(User/supervisor);如果为0，则不允许用户模式访问此项控制的1GB区域
-
PTW: 页级直写模式(Page-level Write-through)
-
PCD: 页级缓存禁用(Page-level Cache Disable)
-
A: 已访问(Access)； 指示此项是否已用于线性地址转换
-
D: 脏页(Dirty); 指示程序是否已写入此项所引用的1GB页面
-
PS(第7位)： 页大小(PageSize ); 必须置1否则表示应用下级的页结构
-
G: 全局标识(Global);如果CR4.PGE=1，则表示缓存转换是全局的
-
PAT: 间接表示用于访问此项所引用的1GB页面的内存类型（所有支持4级分页的处理器都支持PAT）
-
XD: 如果IA32_EFER.NXE = 1，则禁用代码执行(如果为1，则不允许从此项所控制的1GB页面中提取指令，否则必须为0)
PDE
-
Present(第0位): 如果要引用PDT必须置位
-
R/W: 读/写(Read/Write);如果为0，则不允许对该项控制的2MB区域进行写操作
-
U/S: 用户/内核(User/supervisor);如果为0，则不允许用户模式访问此项控制的2MB区域
-
PTW: 页级直写模式(Page-level Write-through)
-
PCD: 页级缓存禁用(Page-level Cache Disable)
-
A: 已访问(Access); 指示此项是否已用于线性地址转换
-
PS(第7位)： 页大小(PageSize); 必须置0否则映射为2MB物理页
-
XD: 如果IA32_EFER.NXE = 1，则禁用代码执行(如果为1，则不允许从此项所控制的2MB页面中提取指令，否则必须为0)
-
Present(第0位): 如果要引用PDT必须置位
-
R/W: 读/写(Read/Write);如果为0，则不允许对该项控制的2MB区域进行写操作
-
U/S: 用户/内核(User/supervisor);如果为0，则不允许用户模式访问此项控制的2MB区域
-
PTW: 页级直写模式(Page-level Write-through)
-
PCD: 页级缓存禁用(Page-level Cache Disable)
-
A: 已访问(Access)； 指示此项是否已用于线性地址转换
-
D: 脏页(Dirty); 指示程序是否已写入此项所引用的2MB页面
-
PS(第7位)： 页大小(PageSize); 必须置1否则表示应用下级的页结构
-
G: 全局标识(Global);如果CR4.PGE=1，则表示缓存转换是全局的
-
PAT: 间接表示用于访问此项所引用的2MB页面的内存类型（所有支持4级分页的处理器都支持PAT）
-
XD: 如果IA32_EFER.NXE = 1，则禁用代码执行(如果为1，则不允许从此项所控制的2MB页面中提取指令，否则必须为0)
PTE
- Present(第0位): 必须置1映射为4kb页面
- R/W: 读/写(Read/Write);如果为0，则不允许对该项控制的4KB区域进行写操作
- U/S: 用户/内核(User/supervisor);如果为0，则不允许用户模式访问此项控制的4KB区域
- PTW: 页级直写模式(Page-level Write-through)
- PCD: 页级缓存禁用(Page-level Cache Disable)
- A: 已访问(Access)； 指示此项是否已用于线性地址转换
- D: 脏页(Dirty); 指示程序是否已写入此项所引用的4KB页面
- PAT: 间接表示用于访问此项所引用的2MB页面的内存类型（所有支持4级分页的处理器都支持PAT）
- G: 全局标识(Global);如果CR4.PGE=1，则表示缓存转换是全局的
- XD: 如果IA32_EFER.NXE = 1，则禁用代码执行(如果为1，则不允许从此项所控制的2MB页面中提取指令，否则必须为0)
4级分页模式下不同规格的物理页寻址过程
4KB分页寻址
2MB分页寻址
1GB分页寻址
48位虚拟地址空间划分
以下表格来自osdev.org
4 KiB pages
0
(page)
0x1000(4 KiB)
12 bits
0x1 (1)
1
PT
0x1000 (4 KiB)
0x20 0000
(2 MiB) 9 bits
512 0x200
(512)
2
PD
0x1000 (4 KiB)
0x4000 0000
(1 GiB) 9 bits
512 0x40000
(262144)
3
PDP
0x1000 (4 KiB)
0x80 0000 0000
(512 GiB) 9 bits
512 0x800 0000
(134217728)
4
PML4
0x1000 (4 KiB)
0x10000 0000 0000
(256 TiB) 9 bits
512 0x10 0000 0000
(68719476736)
2 MiB pages
0
(page)
0x200000(2 MiB)
21 bits
0x1 (1)
2
PD
0x1000 (4 KiB)
0x4000 0000 (1 GiB)
9 bits
512
0x200 (512)
3
PDP
0x1000 (4 KiB)
0x80 0000 0000 (512 GiB)
9 bits
512
0x40000 (262144)
4
PML4
0x1000 (4 KiB)
0x10000 0000 0000(256 TiB)
9 bits
512
0x8000000 (134217728)
1 GiB pages
0
(page)
0x4000 0000 (1 GiB)
30 bit
0x1 (1)
3
PDP
0x1000(4 KiB)
0x80 0000 0000 (512 GiB)
9 bits
512
0x200(512)
4
PML4
0x1000(4 KiB)
0x10000 0000 0000 (256 TiB)
9 bits
512
0x40 000(262144)
关于虚拟内存：使用分页时，线性地址空间的某些部分不需要映射到物理地址空间。未映射地址的数据可以存储在外部（例如，磁盘上）。这种映射线性地址空间的方法称为虚拟内存或按需分页的虚拟内存。在本章中不讨论虚拟内存，以后会有专门的文章讨论
开始干活
我们需要完成以下内容
- 计算页表索引
- 为页表项建立适当的抽象
- 为物理页帧建立适当的抽象
- 为页表项所物理页面进建立适当抽象
- 建立页表
知道我们需要做的事情以后我们开始对之前的VirtAddr进行改造，VirtAddr表示得是Canonical型地址，我们要提供计算4页表索引的方法，我们可以把PML4T当做一个数组
线性地址的47:39做为数组的索引，因此我们可以编写一个PageIndex结构(PageOffset同理不在赘述)
建立页表索引
2
3
4
5
6
2/// 页表的9位索引。
3#[derive(Debug, Clone, Copy, PartialEq, Eq, PartialOrd, Ord)]
4pub struct PageIndex(u16);
5
6
虽然页表的索引只需要9位即可，但是rust没有提供u9这样的数据类型，因此使用了u16，随后我们创建PageIndex的构造函数
2
3
4
5
6
7
8
9
10
11
12
2pub const ENTRY_COUNT: usize = 512;
3impl PageIndex{
4 /// 根据给定的索引创建页表索引值
5 /// 索引最大不能超过512个
6 pub fn new(index: u16) -> Self {
7 assert!(usize::from(index) < ENTRY_COUNT);
8 Self(index)
9 }
10}
11
12
需要注意的是，我们使用的4级页表结构，因此一个页表的最大Entry数不会超过512，因此我们的索引也不能超过512，我们还可以提供了另一种方法来保证index不会超过512
这里可以使用取模即可，例如2 % 512 = 2（在Rust中%为算术取模运算）假设我们给的索引为513超过512，那么取模后的结果为513 % 512 = 1结果相当于又从0开始计数
例如刚好为512，512 % 512 = 0索引刚好被重置为0
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
2pub const ENTRY_COUNT: usize = 512;
3impl PageIndex{
4 /// 索引最大不能超过512个,使用取模运算可防止超出512
5 pub const fn new_truncate(index: u16) -> Self {
6 Self(index % ENTRY_COUNT as u16)
7 }
8}
9impl From<PageIndex> for u16 {
10 fn from(index: PageIndex) -> Self {
11 index.0
12 }
13}
14
15impl From<PageIndex> for u32 {
16 fn from(index: PageIndex) -> Self {
17 u32::from(index.0)
18 }
19}
20
21impl From<PageIndex> for u64 {
22 fn from(index: PageIndex) -> Self {
23 u64::from(index.0)
24 }
25}
26
27
这样我们可以使用new_truncate这样并不会出现断言错误了,并且提供了u16,u32,u64对应的转换函数
计算线性地址所对应的页表索引
为了查看方便提供了线性地址划分图
2
3
4
5
6
2+-----+-----+-----+-----+-----+------+
3|Sign |PML4 |PDPT | PDT | PT |Offset|
4+-----+-----+-----+-----+-----+------+
5
6
计算1级页表索引的方式很简单，只需要右移12位(0-11共12位)把Offset挤出去即可因此我们可以得到如下函数new_truncate函数会保证不会超过512
2
3
4
5
6
7
8
9
10
2impl VirtAddr {
3 // .....
4 /// 返回一级页表索引（9位）
5 pub fn page1_index(&self) -> PageIndex {
6 PageIndex::new_truncate((self.0 >> 12) as u16)
7 }
8}
9
10
那么计算2级页表索引的方式只需要在1级页表索引的基础上右移9位(1级页表索引为9位),其他索引方式类似
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
2impl VirtAddr {
3 // .....
4 /// 返回一级页表索引（9位）
5 pub fn page1_index(&self) -> PageIndex {
6 PageIndex::new_truncate((self.0 >> 12) as u16)
7 }
8
9 /// 返回二级页表索引（9位）
10 pub fn page2_index(&self) -> PageIndex {
11 PageIndex::new_truncate((self.0 >> 12 >> 9) as u16)
12 }
13
14 /// 返回三级页表索引（9位）
15 pub fn page3_index(&self) -> PageIndex {
16 PageIndex::new_truncate((self.0 >> 12 >> 9 >> 9) as u16)
17 }
18
19 /// 返回四级页表索引（9位）
20 pub fn page4_index(&self) -> PageIndex {
21 PageIndex::new_truncate((self.0 >> 12 >> 9 >> 9 >> 9) as u16)
22 }
23}
24
25
抽象出页表项结构
然后我们将PML4TE,PDPTE,PDE,PTE统一抽象为PageEntry结构如下
2
3
4
5
6
7
8
2#[derive(Clone, Copy)]
3#[repr(transparent)]
4pub struct PageTableEntry {
5 entry: u64
6}
7
8
当一个页表项无效时/未使用(Present位为0)位图结构如下(以PML4E为例，其他均一致)
可以看到其结构整个均为0，因此我们可以通过该entry是否为0来判断该表项是否被使用,以及将该表项置0表示无效表项
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
2impl PageTableEntry {
3 /// 创建一个空的页表页表项
4 pub const fn new() -> Self {
5 PageTableEntry { entry: 0 }
6 }
7 /// 判断页表页表项是否被使用
8 pub const fn is_unused(&self) -> bool {
9 self.entry == 0
10 }
11 /// 将页表页表项设置位未使用
12 pub fn set_unused(&mut self) {
13 self.entry = 0;
14 }
15}
16
17
根据之前的PML4TE,PDPTE,PDE,PTE位图功能我们建立PageTableFlags结构，来表示对应的标志位,结构如下
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
2bitflags! {
3 /// Page Entry flag
4 #[allow(non_upper_case_globals)]
5 pub struct PageTableFlags: u64 {
6 /// 页存在标志位，如果置1表示存在否则表示不存在
7 const PRESENT = 1 << 0;
8 /// 物理页可写标志位
9 /// 如果1级页表没有设置该标志位，那么对应的物理页是只读
10 /// 如果其他高等级页表没有设置该位，那么表示表示这个该页所映射的整个范围都是只读的
11 const WRITABLE = 1 << 1;
12 /// 表示该页是否能在用户模式访问 置1时用户模式，置0为内核模式
13 const USER_ACCESSIBLE = 1 << 2;
14 /// 页级写穿标志位， 如果置1表示写穿`write-through`用于缓存 置0表示 回写`write-back`
15 const WRITE_THROUGH = 1 << 3;
16 /// 禁止页级缓存标志位 置1时表示页不能缓存，否则表示页可以缓存
17 const NO_CACHE = 1 << 4;
18 /// 访问标示位， 置0时表示CPU未访问，置1时表示CPU已访问
19 const ACCESSED = 1 << 5;
20 /// 脏页标志位。 置1时为脏页，置0时为干净页
21 const DIRTY = 1 << 6;
22 /// 页面属性标志位，只能用于2级或3级页表(如果支持PAT则置为1否则必须值0)
23 const HUGE_PAGE = 1 << 7;
24 /// 全局属性标志位， 如果置1表示全局页面，置0表示局部页面，
25 /// 更新CR3控制寄存器时不会刷新TLB内的全局页表项
26 const GLOBAL = 1 << 8;
27 /// 9-11无映射，可自用
28 const BIT_9 = 1 << 9;
29 const BIT_10 = 1 << 10;
30 const BIT_11 = 1 << 11;
31 /// 52-58无映射，可自用
32 const BIT_52 = 1 << 52;
33 const BIT_53 = 1 << 53;
34 const BIT_54 = 1 << 54;
35 const BIT_55 = 1 << 55;
36 const BIT_56 = 1 << 56;
37 const BIT_57 = 1 << 57;
38 const BIT_58 = 1 << 58;
39 const BIT_59 = 1 << 59;
40 /// Protection key如果CR4.PKE=1表示页不保护键，可以忽略
41 const PROTECTION_60 = 1 << 60;
42 const PROTECTION_61 = 1 << 61;
43 const PROTECTION_62 = 1 << 62;
44 /// 如果IA32_EFER.NXE = 1，则禁用执行
45 /// （如果为1，则不允许从此条目控制的1 GB页面中提取指令；请参见4.6节）
46 /// 否则，保留（必须为0）
47 /// 仅当在EFER寄存器中启用了不执行页面保护功能时才可以使用
48 const NO_EXECUTE = 1 << 63;
49 }
50}
51
52
这样我们可以增加一个新的函数
2
3
4
5
6
7
8
9
10
11
2use crate::bits::PageTableFlags;
3impl PageTableEntry {
4 // ....
5 /// 获取当前页表项的bitmap
6 pub const fn flags(&self) -> PageTableFlags {
7 PageTableFlags::from_bits_truncate(self.entry)
8 }
9}
10
11
建立页面结构
当页表项与物理页面映射时物理页面有不同的大小，为了适应这种变化我们可以使用trait来解决
2
3
4
5
6
7
8
9
10
2/// 针对3种不同的页大小的抽象
3pub trait PageSize: Copy + Eq + PartialEq + Ord {
4 /// 当前页表项所映射的页帧大小
5 const P_SIZE: u64;
6 /// 显示字符串
7 const DISPLAY_STR: &'static str;
8}
9
10
随后我们建立Page4KB,Page2MB,Page1GB结构表示4KB页面，2MB页面，1GB页面
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
2pub struct Page4KB {}
3
4impl PageSize for Page4KB {
5 const P_SIZE: u64 = 4096;
6 const DISPLAY_STR: &'static str = "page 4 KB";
7}
8
9#[derive(Debug, Copy, Clone, Eq, PartialEq, Ord, PartialOrd)]
10pub struct Page2MB {}
11
12impl PageSize for Page2MB {
13 const P_SIZE: u64 = Page4KB::P_SIZE * 512;
14 const DISPLAY_STR: &'static str = "page 1 MB";
15}
16
17#[derive(Debug, Copy, Clone, Eq, PartialEq, Ord, PartialOrd)]
18pub struct Page1GB {}
19
20impl PageSize for Page1GB {
21 const P_SIZE: u64 = Page2MB::P_SIZE * 512;
22 const DISPLAY_STR: &'static str = "page 1 GB";
23}
24
25
随后我们可以4KB,2MB,1GB等页面建立统一的抽象Page
2
3
4
5
6
7
8
9
10
2#[repr(C)]
3pub struct Page<S: PageSize = Page4KB> {
4 /// 页面起始地址
5 start_address: VirtAddr,
6 /// 页表的大小
7 size: PhantomData<S>,
8}
9
10
关于PhantomData
PhantomData<T>是一个零大小类型的标记结构体主要的作用如下
- 标记不会使用到的类型或参数
- 协变
关于PhantomData解释如下
类型或生命周期逻辑上与一个结构体关联起来了，但是却不属于结构体的任何一个成员
这种情况对于生命周期尤为常见。比如，&'a [T] 的 Iter 大概是这么定义的
2
3
4
5
6
2 ptr: *const T,
3 end: *const T,
4 }
5
6但是，因为’a 没有在结构体内被使用，它是无界的。由于一些历史原因，无界生命周期和类型禁止出现在结构体定义中。所以我们必须想办法在结构体内用到这些类型，这也是正确的变性检查和 drop 检查的必要条件。
我们使用一个特殊的标志类型 PhantomData 做到这一点。PhantomData 不消耗存储空间，它只是模拟了某种类型的数据，以方便静态分析。这么做比显式地告诉类型系统你需要的变性更不容易出错，而且还能提供 drop 检查需要的信息。
Iter 逻辑上包含一系列 &'a T，所以我们用 PhantomData 这样去模拟它：
2
3
4
5
6
7
8
9
2
3struct Iter<'a, T: 'a> {
4 ptr: *const T,
5 end: *const T,
6 _marker: marker::PhantomData<&'a T>,
7}
8
9就是这样，生命周期变得有界了，你的迭代器对于’a 和 T 也可变了。一切尽如人意
————————————————原文作者：Rust 技术论坛文档：《Rust 高级编程（2018）》
转自链接：https://learnku.com/docs/nomicon/2018/310-phantom-data/4721
版权声明：著作权归作者所有。商业转载请联系作者获得授权，非商业转载请保留以上作者信息和原文链接。
关于Rust协变，逆变等信息可参考https://ioover.net/dev/variance-and-subtyping/和https://doc.rust-lang.org/nomicon/subtyping.html
随后我们希望可以将给定的地址转换为对应的页面，以及返回可能包含指定的地址的页面
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
2 /// 当前页大小
3 pub const SIZE: u64 = S::P_SIZE;
4 /// 返回给定地址的页表
5 /// 如果地址没有正确对齐将会返回错误
6 pub fn from_start_address(address: VirtAddr) -> Result<Self, ()> {
7 // 判断指定地址是否按照对应页面对齐
8 if !address.is_aligned(S::P_SIZE) {
9 return Err(());
10 }
11 Ok(Page::include_address(address))
12 }
13 /// 返回包含给定地址的页表
14 pub fn include_address(address: VirtAddr) -> Self {
15 // align_down可以获取给定地址按照S::P_SIZE对齐后的起始地址
16 Page {
17 start_address: address.align_down(S::P_SIZE),
18 size: PhantomData,
19 }
20 }
21}
22
23
随后提供描述Page自身信息的函数
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
2 /// 获取当前页的虚拟地址
3 pub fn start_address(&self) -> VirtAddr {
4 self.start_address
5 }
6
7 /// 获取当前页大小
8 pub const fn size(&self) -> u64 {
9 S::P_SIZE
10 }
11
12 /// 获取4级页表索引
13 pub fn p4_index(&self) -> PageIndex {
14 self.start_address.page4_index()
15 }
16 /// 获取3级页表索引
17 pub fn p3_index(&self) -> PageIndex {
18 self.start_address.page3_index()
19 }
20}
21
22
对于不同规格的页面大小各级页表项索引所组成的页面方式需要分情况完成
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
2 // 返回含有指定页索引内存页（4kb）
3 pub fn from_page_table_indices(
4 p4_index: PageIndex,
5 p3_index: PageIndex,
6 p2_index: PageIndex,
7 p1_index: PageIndex,
8 ) -> Self {
9 use crate::bits::BitOpt;
10
11 let mut addr = 0;
12 addr.set_bits(39..48, u64::from(p4_index));
13 addr.set_bits(30..39, u64::from(p3_index));
14 addr.set_bits(21..30, u64::from(p2_index));
15 addr.set_bits(12..21, u64::from(p1_index));
16 Page::include_address(VirtAddr::new(addr))
17 }
18}
19
20impl Page<Page2MB>{
21 // 返回含有指定页索引内存页（2mb）
22 pub fn from_page_table_indices_2mib(
23 p4_index: PageIndex,
24 p3_index: PageIndex,
25 p2_index: PageIndex,
26 ) -> Self {
27 use crate::bits::BitOpt;
28
29 let mut addr = 0;
30 addr.set_bits(39..48, u64::from(p4_index));
31 addr.set_bits(30..39, u64::from(p3_index));
32 addr.set_bits(21..30, u64::from(p2_index));
33 Page::include_address(VirtAddr::new(addr))
34 }
35}
36
37impl Page<Page1GB>{
38 // 返回含有指定页索引内存页（1GB）
39 pub fn from_page_table_indices_1gib(
40 p4_index: PageIndex,
41 p3_index: PageIndex,
42 ) -> Self {
43 use crate::bits::BitOpt;
44 let mut addr = 0;
45 addr.set_bits(39..48, u64::from(p4_index));
46 addr.set_bits(30..39, u64::from(p3_index));
47 Page::include_address(VirtAddr::new(addr))
48 }
49}
50
51
关于页帧结构：其实页帧结构与页面结构几乎一致，不同是的是start_addr不再是线性地址了，而是物理地址PhysAddr,并且需要实现Add,Sub,AddAssign,SubAssign等trait,结构如下，关于给定物理地址获取对应页帧的函数可参考Page的做法不在赘述
2
3
4
5
6
7
8
2#[repr(C)]
3pub struct Frame<S: PageSize = Page4KB> {
4 start_addr: PhysAddr,
5 size: PhantomData<S>,
6}
7
8
定义完Frame后我们可以为PageTableEntry提供页表所映射的页帧了
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
2 /// 返回当前Entry的页帧
3 /// # Error
4 /// * `FrameError::FrameNotPresent` 表示当前Entry没有被置`PRESENT`位
5 pub fn frame(&self) -> Result<Frame, FrameError> {
6 if !self.flags().contains(PageTableFlags::PRESENT) {
7 Err(FrameError::FrameNotPresent)
8 } else if self.flags().contains(PageTableFlags::HUGE_PAGE) {
9 Err(FrameError::HugeFrame)
10 } else {
11 Ok(Frame::include_address(self.addr()))
12 }
13 }
14 /// 将entry与指定的页帧做映射
15 pub fn set_frame(&mut self, f: Frame, flags: PageTableFlags) {
16 assert!(!flags.contains(PageTableFlags::HUGE_PAGE));
17 self.set_addr(f.start_address(), flags)
18 }
19}
20
21
定义页表
页表就是有512个PageTableEntry的大数组，但是这个数组需要按照0x1000（4096）对齐
2
3
4
5
6
7
8
9
2
3#[repr(align(4096))]
4#[repr(C)]
5pub struct PageTable {
6 entries: [PageTableEntry; ENTRY_COUNT],
7}
8
9
为了能让我们像操作数组一样操作PageTable因此我们要为PageTable实现Index trait
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
2 type Output = PageTableEntry;
3
4 fn index(&self, index: usize) -> &Self::Output {
5 &self.entries[index]
6 }
7}
8
9impl IndexMut<usize> for PageTable {
10 fn index_mut(&mut self, index: usize) -> &mut Self::Output {
11 &mut self.entries[index]
12 }
13}
14
15impl Index<PageIndex> for PageTable {
16 type Output = PageTableEntry;
17
18 fn index(&self, index: PageIndex) -> &Self::Output {
19 &self.entries[cast::usize(u16::from(index))]
20 }
21}
22
23impl IndexMut<PageIndex> for PageTable {
24 fn index_mut(&mut self, index: PageIndex) -> &mut Self::Output {
25 &mut self.entries[cast::usize(u16::from(index))]
26 }
27}
28
29
很简单，我们只需要复用底层的数组即可，我们用到了cast crate 我们要在Cargo.toml中添加以下内容
2
3
4
5
2version = "0.2.2"
3default-features = false
4
5
最后创建跟清空页表的操作就比较简单了
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
2 /// 创建一个空的页表
3 pub const fn new() -> Self {
4 PageTable {
5 entries: [PageTableEntry::new(); ENTRY_COUNT]
6 }
7 }
8 /// 清空表中所有内容
9 pub fn zero(&mut self) {
10 for entry in self.entries.iter_mut() {
11 entry.set_unused();
12 }
13 }
14}
15
16
到此为止我们页表部分的结构就编写完成了
下一步要做什么
在下一篇文章中我们利用现在编写的页结构编写基本的页面与物理页的映射功能
